8月5日，半导体板块掀涨停潮，大港股份4连板，睿创微纳、芯原股份、华大九天、国芯科技20CM涨停，多伦科技、华西股份等多股10%涨停。
从细分来看，先进封装、Chiplet概念最为抢眼，芯原股份、通富微电、华天科技、晶方科技、嘉欣丝绸等均属于这个概念。
什么是Chiplet？
根据摩尔定律，半导体芯片上集成的晶体管和电阻数量将每18到24个月将增加一倍。
但摩尔定律发展至今已经有50多年，随着半导体工艺的进步，要在同等面积大小的区域里放进更多的硅电路，比如漏电流增加、散热问题增加、时钟频率增长减慢等问题已经不可避免的增加。
目前单纯靠系统级芯片提高性能已经变得更加困难，5nm往下的4nm，3nm等工艺技术，即便取得制程突破，也未必在性能和功耗之间保持平衡，所以这时候Chiplet的概念出现了。
所谓Chiplet，顾名思义就是小芯片/芯粒，是通过将原来集成于同一系统单晶片中的各个元件分拆，独立为多个具特定功能的Chiplet，分开制造后再透过先进封装技术将彼此互联，最终集成封装为一系统晶片组。
在科研界和产业界看来，这是一种可以延缓摩尔定律失效、放缓工艺进程时间、支撑半导体产业继续发展的有效方案。
市场空间方面，据Omdia数据预测，Chiplet市场规模到2024年将达到58亿美元，2035年则将超过570亿美元。
Chiplet有哪些优势？
广发证券指出，Chiplet有提高制造良率、降低设计及制造成本的优点。具体来看，
第一，降低成本。
据悉，设计28nm芯片的平均成本为4000万美元；相比之下,设计7nm芯片的成本为2.17亿美元，设计5nm设备的成本为4.16亿美元，3nm设计更是将耗资高达5.9亿美元
The Linley Group的白皮书《Chiplets Gain Rapid Adoption:Why Big Chips Are Getting Small》中直接提出，Chiplet技术可以将大型7nm设计的成本降低高达25%；在5nm及以下的情况下，节省的成本更大。
第二，提高芯片制造的良品率。
资料显示，芯片的良品率与芯片的面积有关，随着芯片面积增大,良品率会下降。掩模尺寸700mm2的设计通常会产生大约30%的合格芯片，而150mm2芯片的良品率约为80%，因此，通过Chiplet设计将大芯片分成更小的芯片可以有效改善良率，同时也能够降低因为不良率而导致的成本增加。
第三，降低设计的复杂度和设计成本。
因为如果在芯片设计阶段，就将大规模的SoC按照不同的功能模块分解为一个个的芯粒，那么部分芯粒可以做到类似模块化的设计，而且可以重复运用在不同的芯片产品当中。这样不仅可以大幅降低芯片设计的难度和设计成本，同时也有利于后续产品的迭代，加速产品的上市周期。
未来该技术的应用前景将出现在哪些领域？
芯和半导体市场部负责人认为，相较之下AI人工智能、HPC高性能计算对于芯片的设计规模要求最高，这两个领域对于Chiplet技术的尝试会更加迫切。
芯原股份创始人、董事长兼总裁戴伟民接受采访时表示，平板电脑应用处理器，自动驾驶域处理器，数据中心应用处理器将会是Chiplet率先落地的应用领域。
组建UCIe联盟，巨头主导Chiplet竞赛
今年3月2日，英特尔与AMD、Arm、高通、微软、谷歌、Meta、台积电、日月光、三星等十家行业巨头正式成立UCIe（通用芯粒高速互连）产业联盟，意欲共同打造Chiplet互连标准，携手推动Chiplet接口规范的标准化。
国内厂商方面，包括芯原、超摩科技、灿导、芯和等多家半导体企业已经陆续加入。另外近日也有消息传出，阿里巴巴也加入了Chiplet生态联盟UCIe，并且成为中国大陆首家董事会成员。
据国内芯动科技半导体公司技术总监高专指出，不论从国内还是国际来说，UCIe的发布意味着Chiplet向更多应用场景迈出了一大步。
其表示，目前很多大型芯片公司都有基于Chiplet的产品问世，但是绝大部分的互联标准是自己定义的私有协议，也就是最多只能自家产品互连，不同厂家的Chiplet芯粒是不能通信和组合的。
就像USB接口，如果都是私有协议，各个厂家的USB主机接口和各种USB设备除了自家产品外都互不兼容，会极大的限制USB的使用场景。
Chiplet也是类似，理论上统一了Chiplet接口标准，大家的Chiplet都可以互连，这会让大量的芯片公司参入进来，做出各种功能的Chiplet小芯片，将促进整个Chiplet生态的开放和繁荣。